1.用74LS160同步置数法设计同步7进制计数器
1 2 CLR：CLK终端CLK：上升边缘有效性端子A-D：ENP终端输入数据，ENP：计算终端计算：RCO RCO RCO并行控制：随身携带的输出端子7 4 1 6 0功能表如下表1 所示。如表1 ，7 4 1 6 0从表1 中看到： - Q0 〜Q3 将接受 - 效果将接受。
因为必须将该集合的操作与CP的增加优势同步，并且数据D0，D1 ，D2 和D3 同时将其放置在计数器上，因此称为同步并行集合。
--------输入1 6 个连续的计算脉冲后，电路将从1 1 1 1 个州返回到0000州，RCO终端将从高水平跳到低水平。
RCO终端优势的高水平或输出可以用作带来的输出信号。
连接额外的小数计数器1 6 0。
电路如图1 所示。
将矩形波添加到2 个引脚，请参见数字管显示的结果，并记录显示结果。
3 使用1 6 0和NAND门形成附加的十六进制计数器 - 使用非同步端子设计。
4 使用1 6 0和NAND门形成感染的加法计数器 - 同步零设计是相当的计数器。
5 实验报告1 实验名称，和实验电路。
2 解释同步设置0和异步解释之间的差异3 使用集成计数器6 总结体验。
在这里，两个零件7 4 LS1 6 0连接到小数计数器，然后通过设置方法0。
设计电路来实现十六分计算。
七段数码管动态显示实验问题怎么办
经验1 经验名称：经验2 实验的目的：（1 ）意识到Quartusii的FPGA设计（2 ）掌握使用总工作单元（3 ）的常见仪表和装饰的设计，并了解数字管的数字原理。- 这些以所有数字管的同名结尾，每个数字管都由一个独立的共同com控制。
在将图形代码发送到数字管时，所有数字管都会收到相同的子宫图标，但是数字管非常依赖于由I/O控制的COM站，因此您可以根据自己的酌处权确定必须显示的位。
动态调查采用了时间参与的方式，每个LED指数都受到其作用的控制。
在循环照明过程中，每个屏幕的照明时间非常短。
4 实验要求：实施显示0000-9 9 9 的小数计数器。
5 实验步骤1 创建一个项目并创建一个名为Leddisplay的项目，并创建更高级别的地图。
2 .设计技术在整个设计观看过程中，5 0MHz频率分为仪表，使仪表以较慢的速度增加。
打开文件..新并创建一个新的.v文件。
输入以下程序：moduleint_div（clk，div_ut）; inputclk; outputregdiv_out; reg [3 1 ：0] clk_div; parameterclk_freq ='d5 0_000_000 dgeClk）startif（clk_div <（clk_freq/dclk_freq））设计文件分析：在工具栏中携带命令按钮“ startanlysis＆Synthesis”，以启动分析和合成。
此步骤用于在此处检查设计错误。
dat a，seg_com）; inputclk; inputresset_n; 输入[3 1 ：0]数据； 输出[7 ：0] seg_data; 指导[7 ：0] seg_com; reg [7 ：0]（！reset_n）count <= 0; elseBeginCount <= count+1 ; temp = data; endendals@（count [1 4 :1 2 ] ordata）begincase（count [1 4 :1 2 ]）3 'b000：begIntemp = temp = temp 1 0％; bcd_led = temp [3 ：0] emp = temp 1 00/1 0％; bcd_led = temp [3 ：0] 1 1 1 01 1 1 ; end3 'b1 00：begintemp = temp 1 00000/1 0000; bcd_led = temp [3 ：0] 0000/1 000000; bcd_led = temp [3 ：0]; seg_com = 8 'B1 01 1 1 1 1 1 ; 0：seg_data = 8 'hc0; 4 'h1 ：seg_data = 8 'hf9 ; 4 'h2 ：seg_data = 8 'ha4 ; 4 'h3 ：seg_data = 8 'hb0; 4 'h4 ：seg_data = 8 'h9 9 ; 4 'h5 ：seg_data = 8 'h9 2 ; 'H7 ：sex_data = 8 'hf8 ; 4 'h8 ：seg_data = 8 'h8 0; 4 'h9 ：seg_data = 8 'h9 0; 4 'ha：sex_data = 8 'h8 8 ; 4 'hb：seg_data = 8 'h8 3 ; 4 'hc：seg_data = 8 'hc6 ; 4 'hd：seg_data = 8 'h1 ; 4 'he：seg_data = 8 'h8 6 ; C0; 输入完成后EndCasendMdule，将其设置为更高的级别，并在验证后创建组件符号。
4 在较高级别地图的空白空间，符号对话框，展开库，逐步查找lpm_count逐步查找，创建一个bcd 4 -bit符号。
5 整个顶层设计并返回到上层，并注意顶层方案作为顶层实体的放心。
点击双击较高级别地图的空白空间，符号对话框显示，项目库在库中展开，您可以看到上面提到的步骤创建的一些图标。
单击确定，单击图纸上的空白空间输入相应的成分，添加其他成分，然后完成以下图：6 设置芯片和销钉。
请参阅下一个TCLScript文件以形成芯片引脚并运行TCL文本程序。
＃设置 set_global_assignment-nameenable_init_init_done_utputset_local_assignmentpin_1 4 9 -tooclkset_ location_assignmentpin_9 0-toret＃ledset_locationpin_assignment dcom [0] set_location_assignmentpin_1 4 7 -to7 8 ledcom [1 ] set_location_assignmentpin_1 6 0-to7 8 ledcom [2 ] set_location_assignmentpin_1 5 9 -1 5 9 -to7 8 ledcom [3 ] gnmentpin_1 6 6 -to7 8 ledcom [6 ] set_location_assignmentpin_1 6 4 -to7 8 ledcom [7 ] set_location_assignmentpin_1 4 5 -to7 8 leddata [0] set_location_assignmentpin_1 4 3 -to7 8 leddata [1 ] 9 -to7 8 leddata [2 ] set_location_assignmentpin_1 3 9 -1 3 9 -1 3 9 -1 3 9 to7 8 leddata [1 ] set_location_assignmentpin_1 3 9 -1 3 9 -to7 8 leddata [2 ] set_location_assignmentpin_1 3 9 -to7 8 led数据[3 ] set_location_assignmentpin_1 4 4 -to7 8 leddata [4 ] set_location_assignmentpin_1 4 6 -1 4 6 -to7 8 leddata [5 ]，那么对当前高级实体的较高级别，那么 收集它。
8 .下载1 ）下载设置：使用下载行将构图文件下载到FPGA。
2 ）下载后，您可以看到实验现象：数字管实现了一个十进制计数器，显示0000-9 9 9 6 实验摘要（1 ）这是我们在以前的实验中本学期的实验报告。
（2 ）在以前的经验中，在学习Quartusii的基本经验中，教科书和培训课程中的介绍非常详细，并且每一个实用的步骤都采用屏幕截图，因此，只要您热衷于，就不会出现任何错误。
（3 ）根据对LED键的控制，这种经验是以前经验的整合。
这些错误看起来可能很苗条，但是验证它们非常烦人，因此在实验和记住我们是一半心脏时，我们应该小心。
（4 ）通过这项实验练习，我希望为未来树立扎实的基础。
￥ 5 .9 Payo Winco VIP宽度现在有限，并立即倾向于将七个部分数字管的动态扫描范围宽度。
IC扫描数字管。
在将图形代码发送到数字管时，所有数字管都会收到相同的子宫图标，但是数字管非常依赖于由I/O控制的COM站，因此您可以根据自己的酌处权确定必须显示的位。
动态调查采用了时间参与的方式，每个LED指数都受到其作用的控制。
在循环照明过程中，是时候了每个屏幕的照明非常短，但是由于人类视觉保留的现象以及神经在光发出的物体中的影响，尽管每个屏幕实际上并没有同时点亮，只要扫描的速度足够快，它就会给人留下稳定的稳定的显示器显示器的印象而没有扩散。
