FPGA verilog实现键控数码管动态显示 急啊！！
模块化（d0，d1 ，d2 ，d3 ，q，com，enable，clk）; 输入[3 ：0] D0，D1 ，D2 ，D3 ; 可输入，clk; 出口[7 ：0] Q; 出口[3 ：0] com; reg [3 ：0] com; Reg [7 ：0] Q; reg [3 ：0] q; 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； 问； SEDGECLK）开始VHDL 或Verilog编写六位数据选择4位输出
在VHDL或VEROG语言中编写六个数字数据以选择4 位输出：当最高位不是零时，高四位数的显示器同时显示了4 位数字管的第三个图中的小数点。当最高位为0并且第二高钻头不是零时，将显示第二个高位，并且同时打开了4 位数字管的第二位。
当6 位数据中的最高数字和第二高数字均为零时，显示了四个下图，并且数字管的第一个图的小数点同时打开。
protues 中4位LED怎么找
在找到4 位领导者显示的软件中，您可以向示意图报告。数字管中的连接方法和位置通常以详细的形式显示。
如果您找不到图表，则可以在搜索引擎中输入“ 7 seg *”，以在数字管上找到相关信息。
搜索结果，您可以找到有关数字管的详细信息，包括PIN布置和连接方法。
对于4 位LED显示器，可以使用4 个数字试管实现，每个数字管表示一个数字或字符，根据文本。
数字管的连接方法通常是常见的阳极或常见的阴极，根据所使用的数字管的类型。
阳极共同的阳极数字管连接和阴极连接的普通阴极数字管。
在运行中，可以在语言的硬件描述中描述数字管的行驶，即VHDL或Verilog。
当您寻找数字管数据时，您可以注意它们的内部结构和操作原理。
数字管由许多导线和数字或字符组成，由控制和其他部门显示。
数字管的工作开始是在控制电流中显示每个段的特定数字或特征。
在运行中，可以使用位选择和段选择显示数字管的显示数字或字符。
对于4 位DUCI显示器，可以再次连接四个数字音乐，并且一些读取信号可以选择要显示的数字管，该信号的段可用于控制数字数字管以显示特定数字或字符。
可以通过编写相应的硬件说明语言代码来实现4 位显示办公室的运行。
除了软件模拟外，还可以将显示效果在数字管上效果。
在强软软件中，可以创建测试模块，并且可以编写代码以控制数字管中的显示。
通过观察模拟的模拟，可以验证是否发生了对数字管的显示效果。
在实际应用中，可以将数字管连接到微控制器，以查看由编程引导的4 位功能。
简而言之，在寻找4 位领导者在胃中显示的模式，包括参考示意图，使用搜索引擎找到数字管数据，了解数字瘘管的工作，编写硬件说明语言代码并进行仿真测试。
在此步骤中，可以理解4 位领导者显示的作用。
verilog数码管静态显示。 。 。 。 。 。 可以按照这程序给我说说它的运行过程吗？
首先，您应该能够理解解码的段落，对吗？ 如果有注释，则由于输出信号的不同值，数字管将显示不同的。这意味着注释为0-9 a-f。
4 'H0：SM_SEG = 8 'hc0; = 8 'H8 2 ; //显示“ 6 ” 4 'H7 ：SM_SEG = 8 'Hf8 ; 8 'h9 0; //显示“ 9 ”：SM_SEG = 8 'H8 8 ; g改变？ 更改取决于disp_dat的更改：case（disp_dat）。
查看以下代码：始终@（posedgeclk）begincount = count+1 'b1 ; sm_bit = 8 'b000000000;（count [2 4 ]） 0000 01 继续增加1 个计数：0000 1 0继续增加1 0持续增加0000 disp_dat值的变化导致输出寄存器SM_SEG的变化，并更改数字管的显示。
因此，通常，数字管将自动从0-9 A-F跳跃。
