【紫光同创国产FPGA教程】【PGC1/2KG第六章】密码锁实验例程
该原始教程由深圳市技术有限公司编辑，仅用于授权使用。适用于发展委员会模型：Umigroup Tongchuang PGC1 /2 公斤董事会。
1 ：简介Unigroup Tongchuang PGC1 KG-LPG1 00/PGC2 KG-LPG1 00开发委员会是基于Unigroup FPGA的核心开发套件，并提供广泛的扩展接口和硬件设施，例如显示屏，按钮，纽扣，LED灯，等等。
评估提供环境。
。
2 ：实验目标是实现一个简单的密码锁定，使用键和拨号开关来输入某些密码并显示不同的条件来解锁锁定。
3 ：必须为实验设置一个2 位密码。
使用该按钮输入密码，通过选择器开关调整密码值以在输入密码后按确认键进行检查，并且数字管指示解锁结果。
4 ：实验原理根据序列识别原则扩展设计，更改对比度宽度，按下按钮控制密码并移交确认键以检查密码。
5 ：实验源代码实现了密码锁定功能，包括三个子模块：钥匙控制，数字管道显示和密码检查。
6 ：实验步骤：添加选择开关，输入密码，按确认按钮验证结果。
7 ：实验现象：如果更改拨号开关的输入值，请根据键调整密码输入，并显示数字管的密码检查结果以实现密码锁定功能。
基于FPGA的74HC595数码管驱动
运行数字管电路的三种主要方法。使用晶体管位选择电路，使用3 8 解码器并使用移位寄存器芯片（例如7 4 HC5 9 5 ）。
本文介绍了如何使用7 4 HC5 9 5 芯片实现数字管驱动器。
7 4 HC5 9 5 芯片是由1 6 d触发器组成的移位寄存器。
序列数据输入转换为并行输出，数据传输通过8 点循环传递，并由Shift Register Clock SHCP控制。
闩锁STCP将数据输出到气候边缘的Q0-Q7 端口，该端口通常由于成本低而使用闩锁。
使用7 4 HC5 9 5 芯片驾驶数字管时，必须由CO操作制成两个芯片。
第一个芯片的QH（Q7 ）引脚连接到第二芯片的第二个序列数据输入（DS），以实现1 6 位数据的输入和输出。
当您需要刷新数据时，请首先打印出数字管的数据信号，然后打印位置选择信号。
要运行数字管，如果您需要刷新位和刷新数据信号，则需要创建一个shift寄存器时钟信号SCLK并临时存储数据信号和位选择信号。
临时1 6 -位数据是从移动时钟SCLK跌落的边缘输出的。
输出所有数据后，锁存的时钟信号RCLK由1 个时钟周期拉动，并更新7 4 HC5 9 5 芯片的输出数据。
在实现此驱动程序模块的顶部 - 级别代码中，您需要连接数字管驱动器模块和7 4 HC5 9 5 驱动器模块。
频率拆分计数器DIV_CNT用于创建Shift寄存器时钟SCLK，并使用计数器CNT来计算传输的数据数。
如果频率拆分系数为一半，则SCLK会升高SCLK，如果频率拆分计数器为0，则SCLK将下降。
数据信号是在Shift Clock Sclk跌落边缘的输出。
最后，锁存的时钟信号RCLK使用时钟周期上升以更新输出数据。
使用7 4 HC5 9 5 芯片驾驶数字管时，您可以通过添加一个芯片来驱动更多的数字管来节省大量IO资源。
但是，接线方法是不同的，数据应用不同，并且必须根据实际电路调整实际电路。
以上是基于FPGA的7 4 HC5 9 5 数字管驱动程序的详细介绍。
基于FPGA（不包括报价）的7 4 HC5 9 5 驱动程序获取官方帐户的背景。
基于FPGA的PWM控制占空比
设计思想：描述具有4 0％，5 0％，6 0％，7 0％和8 0％的占空比周期的电路模块，然后将5 个输入发送到5 个8 -元素多重多重的输入（例如3 位选择控制，提示为5 个输入由000〜1 01 选择）。设计另一个编码器，用000〜1 01 编码5 个键，然后将它们发送到8 个选择1 多路复用的3 位选择控制终端。
题目： 基于FPGA数字钟的设计与调试
这个设计很容易。核只是一些计数器。
在第二个计数器之后，它数为5 9 ，分钟+1 米，第二个为0，依此类推。
。
。
当合同达到5 9 时，时间表+1 和分包合同为0，依此类推。
。
。
当时，仪表= 2 3 ，分钟计数器= 5 9 ，第二计数器= 5 9 ，全部恢复在0和时间表的其他时间表特征，有必要添加信号的信号（此信号已连接到Cicalino），也就是说，当分钟计数器= 5 9 时，第二个计数器= 5 9 小时。
给定刷子= 1 且步骤的级别：您可以将不同的电压发送到循环中以确定。
如果您敲几次：您可以设计它，因为例如，时钟周期等于2 Hz的2 秒，第一个raspensa 0，因此等于1 ，等于0，因此等于1 ，因此等于1 到0，以便完成四个低调，因此随后的高音调很高，您可以使用另一个Ringsiangl2 信号来持续一个时钟周期。
ringsignal2 = 1 ，因此恢复为0。
请注意，ringsignal和ringsignal2 信号的张力必须不同。
当它显示1 、2 、3 、4 、5 、6 、7 、8 、9 、0。
此外，数字管的七个片段光如何两种类型是阳极。
根据其情况，可以给出一些资格信号。
至于您提到的示意图，我认为应该是代码编译的RTL图。
因为它是一个测试室，所以不必单独设计硬件。
如果您仍然不明白我在上面说的话，您可以再次问我。
我会花一些时间为您画一张照片。
或者最好通过代码生成它。
钥匙取决于您使用哪个FPGA？ 或者，您可以编写一个UCF文件以填充代码，并且将自动生成PIN设置。
如果您有疑问，可以继续添加问题。
很高兴为您回答。
或留下您的联系信息，以后我可以为您提供支持。
兄弟，如果您有设计，这是您的设计量身定制的作者愿望吗？ 您带来的示意图？
