请高手帮忙改一个vhdl数字钟程序
首先，您需要发现系统设备的原理。管道是固定输出或动态检查的级别，您查看了您的代码，并认为您想以恒定的方式从6 个数字管中删除扇区代码，因此包装中显示的窗口应定义为一个学期，在6 个成员中的8 个数字中，定义一个符号时间位，编队编号必须从0到9 ，也为6 年，对应于时间，分钟和第二个，以便在代码中使用情况来设置情况符号显示的时间 数字管的七部分显示器使用环6 次。
我修改了代码。
Libraryeee； useeee.std_logic_1 1 6 4 .all; usowork.pack_clock.all; entityc_displayisport（erav_time，current_time，new_time：int_clock_time; show_new_time，show_alarm：insd_logic; sound_alalarm：Outstd_logic; view; view：view： outt_display; ENDENTITYC_DISPLAY; ertruckuretofc_displayissignala：t_clock_time; beginctrl：过程（er thensound_alarm <='0'; exitsound_lp; els est_alarm <='1 '; endif; endloopsound_lp; ifshow_new_time ='1 始终= new_time; elsifshow_alarm ='1 始终= erast_time; elsifshow_alarm ='0 wonna <= current_time; endif; e ndprocess; 过程（a）begindd：foriinalarm_time'riagelooopcasea（i）ishen0 => display（i）<=“ 01 1 1 1 1 1 1 ”; 当1 => display（i）<=“ 00001 1 0”; 当2 =>显示（i）<=“ 1 01 1 01 1 ”; 当3 =>视图（i）<=“ 1 001 1 1 1 ”时； 当4 =>显示（i）<=“ 1 1 001 1 0”; 当5 => display（i）<=“ 1 1 01 1 01 ”; 当6 =>显示（i）<=“ 1 1 1 1 1 01 ”; 当7 =>显示（i）<=“ 00001 1 1 ”; 当8 =>显示（i）<=“ 1 1 1 1 1 1 1 ”; 当9 =>显示（i）<=“ 1 1 1 001 1 ”; athorts => null; endloopdd; 末端； Endarchketoreart; ------------ typeet_digitalisintegerrange0to9 ; subtyp_ dissustd_logic_vector（7 Downto0）; typeet_clock_timeisarray（5 downto0）offigital; typeet_displaysarray（5 downto0）offispl;
采用定时器，设计制作一个时钟，用六位数码管显示时间，用三个按键可以调整时间的“秒”“分”“时”？
使用5 1 小时控制临时，使用集成的8 位负面数字管显示时间，分钟和第二，并使用三个键来设置时间。它可以使用蛋白质仿真来实现，并且模拟方案如下。
用74ls163设计一个时分秒的数字钟电路怎么弄
使用数字电路设计数字时钟是一件非常麻烦的事情。它需要6 个计数器，6 个解码器，6 个数字管和级联携带。
此外，7 4 LS1 6 3 是十六进制计数器，每个计数器都需要更改为十进制，并且重置端是同步的，这增加了使用它的难度。
如果问题需要，是否有必要使用1 6 3 ？ 建议使用7 4 LS1 6 0，这越来越容易。
按键控制数码管显示当前日期
当前日期的当前日期来到这里。根据相关信息，六数字腹表的六数字数字木制显示了时间，分钟和秒，并通过四个按钮监视时间。
进行调整以进行纠正并在停止时间显示时单击按钮。
在数字管上方安装所选时间，最小和第二个键的简单性。
