7447驱动LED数码管？
7 4 4 8 是显示数字LED管显示器的钻探驱动器，其中有7 个段的阴极。实际上，总共有七个部分的LED数字管是最受欢迎的。
因此，建议使用通用段数字管通用段查看解码驱动器7 4 4 7 下图是7 4 LS4 7 的连接图和LED数字管及其与仪表离开的连接，以及连接不同的控制终端。
在大学和大学中，许多传统模型的数字和电子书籍都是这个非伦理的例子。
设计一个数字秒表
数字秒表电路设计于2 007 年1 2 月1 8 日，星期二，下午9 :1 6 ，数字停止手表电路。如下图所示：启动清除复位电路主要由U6 A，U6 B，U7 B和U7 D组成，即RS触发器和单个变形触发器。
J1 控制数字秒表的起点和停止，J2 控制数字秒表的清晰和重置。
首先，关闭J1 ，打开J2 并运行此电路，并计算数字秒表。
如果J2 关闭，则可以将J2 连接到地面，以获得U6 B的输入端子的低水平，并且U6 B输出高级别被添加到U6 A的输入端子中，并且U6 A的另一端通过电阻R1 5 连接到电源，以获得高水平（此时U6 A FLIP-FLOP）（U6 A FLIP-FLOP）（U6 A FLIP-FLOP）（U6 A FLIP-FLOP）在此时（U6 A Flip-Flop）（U6 A FLIP-FLOP） 高输出水平添加到U5 的时钟端子中。
由于U5 没有时钟脉冲条件，因此U5 无法输出脉冲信号，因此U3 和U4 的时钟端子中没有脉冲。
当J1 打开J2 键时，J1 已连接到地面以在U6 A输入端子中获得低水平，并且将U6 A输出添加到U6 B的输入端子中，并且U6 B输出低水平被添加到U7 B中，因此U7 B不会降低U7 B的级别，因此U7 B不会降低级别的水平。
将其添加到U3 ，U4 和U5 的透明端子中，以确保U3 ，U4 和U4 输出0000和U9 和U9 和U1 0的QD-QA通过U1 和U2 解码输出显示“ 00”。
由于U7 B和U7 D在短时间后形成短期电路，因此U7 D的输出在低位置很高，从而允许U3 ，U4 和U5 计算。
同时，将U6 A输出高水平添加到U7 A的输入端子中，U7 A打开，并将5 5 5 输出1 00kHz振动信号的3 台添加到U5 的时钟脉冲端子中，并且U5 连接到时钟脉冲条件，并将U5 连接到高水平。
U5 的内部数量增加1 当U5 接收第1 0脉冲时，U5 （RCO端子）的引脚1 5 （RCO端子）是U4 的时钟脉冲，在低水平的高水平上以高水平的高水平跳下，因此实现了振动信号的第1 0个频率，并且持续时间为0.1 S的脉冲包括U4 的时钟。
从U5 接收到脉冲时，U4 的第9 、1 0和7 被添加到U2 的DCBA输出中。
低水平是在逆转后获得的，并在U3 接收另一个脉冲时添加到U3 的时钟脉冲端子。
此时，U4 的销量通过U7 C降低了较低级别，并获得了应用于U3 时钟末端的上升边脉冲。
put，数字管U9 通过电阻R1 至R7 运行，数字管显示“ 1 ”。
通过计算这些循环，最后一个数字管U9 和U1 0表示9 9 秒或9 .9 秒的最大值。
当打开多个vibra时，集成的块5 5 5 ，电阻R1 9 ，R1 8 ，电容器C1 和C2 将降至1 /3 VCC，当UC2 升至2 /3 VCC时，内部晶体管被关闭，集成块5 5 5 的3 -PIN是电容器C2 收费。
U7 A终端。
2 设计标准主要用于两个输入NAND门，7 4 LS00，少数BCD代码计数器7 4 LS1 6 0，BCD 7 段解码器/驱动器7 4 4 7 、5 5 5 -基于小时的集成电路和7 个段数字管。
您可以使用7 4 LS00形成RS触发器和单一触发器有。
7 4 LS00逻辑函数为0 in 1 ，0 in 0，0。
它的逻辑表达式：y =/（ab），真实表如下如下↑1 1 1 xxxx附加计数↑1 0xx00000000逻辑函数：CLR，LOAD，LOAD，EP和ET都高度连接到高级时钟CP。
打印QB，QC和QD的相应少数BCD代码。
7 4 LS1 6 0的此功能使您可以设计1 0个频率驱动器和计数器。
7 4 4 7 是BCD七票解码器/驱动程序，真实表如下：十进制 ltrbdcbabi/rboabcdefg01 001 001 001 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 001 001 001 001 001 1 001 1 001 001 001 001 001 001 001 001 001 001 001 001 001 001 1 001 001 001 001 001 001 006 1 X01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 001 001 001 001 007 7 4 7 就可以用于运行7 七个分段的数字管时，LT，RBI和终端连接到高水平。
终端。
4 线段解码器与7 4 4 7 结合使用，您可以实际具有0到9 个数字。
5 5 5 时钟电路可以形成多个位置。
真实表如下： 1 <2 \ 3 vcc> 1 \ 3 VCC0 rtthriouttd0xx0触发输入端在低级别上有效。
引脚2 是TRI，阈值输入，活动级别。
引脚4 是第一个，总复位端子在低水平上被激活。
引脚7 是一个分离端子。
引脚5 是骗局，控制端子。
引脚1 连接到地面，引脚8 连接到功率。
引脚3 是输出端子。
TD是内部晶体管。
3 电路图4 验证函数·5 5 5 振荡器输出波形和第二个计数单位逻辑函数输出波类型：5 摘要报告（1 ）此电路使用5 5 5 个计时器，电阻和电容器为7 4 LS1 6 0提供时钟信号。
（2 ）RS触发器由两个NAND大门组成，分别是7 4 LS00和两个7 4 LS00，C3 和R1 7 ，形成单一的电路。
（3 ）7 4 LS1 6 0用作1 0个频率添加的总数，U3 和U4 用作穿过NAND门的阶梯。
（4 ）使用2 7 4 4 7 作为解码驱动器添加到数字管中。
7447译码器显示0输入什么输出什么
在7 4 LS4 7 解码器中，灯的外部和输出不相同。或者，当每个咬合A3 = A2 = A1 = 0 = 0时，主管将显示0并同时显示输出（NO）输出0。
BI（NON）：关闭灯的输入以控制多数字数字屏幕的外屏幕。
当球（no）= 0。
不管LT（非）和输入A3 ，A2 ，A1 和A0的状态如何，输出解码器很高，导致7 段技术管被关闭。
rbi（no）：关闭输入，将其放置为将不需要的屏幕关闭为0。
当每个位a3 = a2 = a1 = a1 = a0 = 0，0将显示为0，但是根据rbi（Young）= 0的影响，解码器导出了所有1 RBO（non）：输出没有，它与轻球（Young）共享相同的末端。
Proteus中以下几个数码管引脚怎么接？
第二个直接添加了一个四位数的二进制号以查看0〜f，而其他三个是具有七个段的数字管。以下图的使用。
第一个是共同的黑色类型，没有共同的公共端，段代码为1 有效。
第二个包含解码器，不能再将外部组合在一起。
第三类有两种类型：常见的杨和公共阴，带有共同的末端和小点，这意味着可以显示小数点。
第四类有两种类型：常见的杨和公共阴，具有共同的末端，但不是很小的。
